This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTEĎ IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PRIOR ART PUBLICATION

JP-A 2-205937

Publication Date: August 15, 1990

INFORMATION PROCESSING SYSTEM

Patent Number:

JP2205937

Publication date:

1990-08-15

Inventor(s):

OKANO NAOKI

Applicant(s)::

NEC CORP

Requested Patent:

¹⁰ JP2205937

Application Number: JP19890024832 19890203

Priority Number(s):

IPC Classification:

G06F11/28

EC Classification:

Equivalents:

Abstract

PURPOSE:To make a memory with large capacity unnecessary by storing an address high-order part in a memory by setting a flag only when change occurs in the address high-order part, and storing an address low-order part in the memory in which the flag is reset as trace information immediate after the above storage.

CONSTITUTION:Only the address low-order part is traced to the memory 4 when no change occurs in the address high-order part, and both the address high-order part and the address low-order part are traced only when the change occurs in the address high-order part. The flag 5 shows whether traced information is the one of the address high-order part of the address low-order part. In such a way, it is possible to reduce the capacity of the memory 4 without complicating hardware like the one in a system in which only a specific address at an address branch point, etc., is traced.

Data supplied from the esp@cenet database - 12

5

® 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-205937

Solnt. Cl. 5

識別記号

庁内整理番号

❷公開 平成 2 年(1990) 8 月15日

G 06 F 11/28

310 A

7343-5B

審査請求 未請求 請求項の数 1 (全4頁)

砂発明の名称 情報処理システム

②特 願 平1-24832

❷出 願 平1(1989)2月3日

郊発明者 岡野 直樹

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

加出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

19代理 人 弁理士 内原 晋

明 鍜 雷

1. 発明の名称

情報処理システム

- 2. 特許請求の範囲
 - 1.情報処理システムにおいて、

1 ステップ前のアドレスの上位部を保持するレ ジスタと、

メモリと、

前記レジスタに保持されているアドレス上位部と現時点のアドレスの上位部とを比較し、不一致の場合にのみ前記メモリ内のフラグを一時セットする比較回路と、

前記レジスタに保持されていたアドレス上位部と現時点のアドレス上位部との前記比較回路による比較結果が一致の場合は、アドレス下位部を選択してトレース情報として前記メモリに格納し、前記カラグがセットされた前記メモリにアドレス上位部を選択してトレース情報として格納し、その直後に前記フラグがリセットされた前記メモリにアドレス下

位部を選択してトレース情報として格納するセレクタとを含むことを特徴とする情報処理システム。

3. 発明の詳細な説明

〔虚業上の利用分野〕

本発明は情報処理システムに関し、特にアドレストレース制御方式に関する。

「【従来の技術】

従来、情報処理システムにおけるアドレスト レース制御方式は実行アドレスをそのままの形で 個次メモリに春込む方式がとられていた。

また、メモリの削減のために実際にトレースしていく上で有効なアドレス分岐点等の特異アドレスのみをトレースする方式も考えられる。

【発明が解抉しようとする課題】

上述した従来のアドレストレース制御方式のうち、前者では、アドレスをそのままの形でトレースするため必要となるメモリの容量に比較してその中の有効な情報の占める割合が小さいので比較的大きな容量のメモリが必要であり、また、後者

持閉平2-205937(2)

のようにアドレス分岐点等の特異アドレスのみを トレースする場合、メモリの削減という観点から は有効であるが、穏々の分岐命令に対応するから には一般に面一化できるとは限らずハードウェ も 量の点から見ればむしる複雑となるので必ずしも 削減とならず、さらに詳細な動作を知りたい場合 には不向きであるという欠点がある。

【課題を解決するための手段】

本発明の情報処理システムは、

1 ステップ前のアドレスの上位部を保持するレ ジスタと、

メモリと、

前記レジスタに保持されているアドレス上位部と現時点のアドレスの上位部とを比较し、不一致の場合にのみ前記メモリ内のフラグを一時セットする比较回路と、

前記レジスタに保持されていたアドレス上位部と現時点のアドレス上位部との前記比較回路による比較結果が一致の場合は、アドレス下位部を選択してトレース情報として前記メモリに格納し、

のプロック図、第2図は第1図のメモリ4の内容 を示す図である。

この情報処理システムはレジスターと比較回路 2 とセレクタ3 とメモリ 4 を含んでいる。レジス タ」には「ステップ前に実行されたアドレスの上 位部の値が保持されている。比較回路 2 は現時点 のアドレスがトレース情報としてアドレスパスに 見えてくると、このアドレスの上位部の値とレジ スタ1の出力である1ステップ前に実行されたア ドレスの上位部の値を比較して一致しているかど うかを判定し、比較結果が一致しないとき、すな わちアドレス上位部に変化が生じた場合は、アド レス上位部に変化があったか否かを示すフラグ 5 を一時「1」にセットする。メモリ4にはフラグ .5とトレース情報6が格納される。セレクタ3 は、比較回路2でのレジスタ1に保持されていた アドレス上位部と現時点のアドレス上位部との比 蚊結果が一致しているとき、すなわちアドレス上 位部に変化がない場合は、現時点のアドレス下位 郎のデータを選択してトレース情報6としてフラ

前記比較結果が不一致の場合は、前記フラグが セットされた前記メモリにアドレス上位部を選択 してトレース情報として格納し、その直後に前記 フラグがリセットされた前記メモリにアドレス下 位部を選択してトレース情報として格納するセレ クタとを含む。

【作 用】

アドレス上位部に変化がない場合は、アドレス 下位部のみがメモリにトレースされ、アドレス 位部のみがあった場合にのみアドレス上位 でのではないしースかった。 で位部の両方がトレースされ、かった情報がアドレス上位部であるか下位なる かでいるので、アドレスの がフラグで示されているので、アドレスの の特異アドレスのみをトレースするなく での特異アドレスのみをトレースする にハードウェアを複雑化する等のことなく モリの容量が削減できる。

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

第1回は本発明の情報処理システムの一実施例

グ5が「0」となっているメモリ4に格納し、比較結果が不一致のとき、すなわち分岐命令等でアドレス上位部に変化が生じた場合は、現時点のアータを選択して比較回路4によってフラグ5が「1」にセットされての直接メモリ4にトレース情報6として格納し、そのアドレス下位部のデータを選択してトレース情報6として格納する。

第2図はメモリ4内に格納されたフラグ5とト レース情報6を示す図である。

この図はアドレスが ~~ - 2 0 ~ 2 1 ~ 2 A ~ 2 B ~ 2 C ~ 5 D 4 ~ 5 D 5 ~ 1 3 0 B ~ … と変化した場合の様子を示しているが、アドレスが2 パイト幅であるとすれば2 0 ~ 2 C まではアドレストは、常に「0 0 J であるたいスプラグ 5 は「0 J のままで、メモリ4にアドレステク 5 は「0 J のままで、メモリ4にアドレスで位のみがトレースされている。この場合2 1 ~ 2 A での分岐はトレース上の変化はない。アドレスが分岐する場合、アドレスが分岐する場合、アドレ

特開平2-205937(3)

ス上位町 1 バイトが「0 0 」 一「0 5」に変化しているのでフラグ 5 は「1」にセットされ、メモリ4にはアドレス上位邸の「0 5」がトレース情報6 としてトレースされる。その直後にフラグ 5 は「0」にリセットされ、アドレス「位部に変化がないため、フラグ 5 は「0」でアドレス下位邸の「D 5」のみがトレースされ、5 D 5 ー 1 3 O B ではアドレスト 位部で変化があるのでフラグ 5 は「1」にセットされ、次にアドレス上位卸「1 3」がトレースされ、次にアラグ 5 は「0」にリセットされ、アドレス下位邸 「1 3」がトレースされ、下位邸 「0 B」がトレースされるというように順にト

上述したように、メモリ4内のフラグ5がセットされているかいないかによってトレース情報6がアドレス上位郎を示しているか下位部を示しているかが初断できるので、実際のアドレスが2パイト幅であっても(1パイト+1ピット)のメモリによって表現でき、メモリ容量を削減すること

ができる。

【発明の効果】

4. 図面の簡単な説明

第1図は本発明の情報処理システムの一実施例のプロック図、第2図は第1図のメモリ4の内容

を示す図である。

-1 --- レジスタ、 2 --- -- 比較回路、


3……セレクタ、 4……メモリ、

5 … … フラグ、 6 … … トレース情報、

7……アドレスパス。

レースが進められていく。

特許出願人 日本電気株式会社代理人 弁理士内原 習



在 1 欧

アドレス	57	ラグ 6トレース機能
•	5	5
20	٥	20
21	0	21
2A	0	ZA
28	0 0 0	28
2C	0	2C
5D4 {	1	05
304	0	⁷ D4
505	0	D5
130B {	1	13
Ì	0	08
	((
	/	
. " 		

第 2 図